SKC
邮箱
OA
科研系统
首页
全院概况
+
单位简介
组织架构
联系我们
要闻
+
上科院要闻
其他要闻
科技创新
+
工作动态
科技资源
合作交流
+
工作动态
长三角科研院所联盟
成果转化
+
上海科学院科技成果转化及合作平台
党建之窗
人才队伍
+
工作动态
人才培养资源
您的位置:
首页
工作动态
正文
网络处理器数据处理内核的设计与实现
发布时间:2012-06-25
计算机工程
, Computer Engineering,
编辑部邮箱
, 2010
年
03
期
【作者】 李苗; 王叶辉; 周彩宝;
【机构】 华东计算技术研究所;
【摘要】 通用处理器和专用芯片
ASIC
的数据处理能力无法满足日益增长的网络带宽和各种复杂网络协议的要求
,
针对该问题
,
研究网络处理器的系统结构
,
讨论网络处理器中数据处理内核的设计实现
,
提出一种可编程的精简指令集计算机
(RISC)
处理器微结构
,
对其进行现场可编程门阵列
(FPGA)
原型验证
,
结果证明了该设计方案的有效性。
下一条:
PCI转RapidIO桥的设计与实现
上一条:
基于Vxworks的PCI-RapidIO桥驱动设计