计算机工程 , Computer Engineering, 编辑部邮箱 , 2011年22期

【作者】 侯大志； 张孝双； 蒋洪晖；

【机构】 海军装备技术研究所； 中国船舶重工集团公司第七一一研究所； 海军蚌埠士官学校；

【摘要】 目前对可配置纠错与删除(纠删)解码器研究较少。为此,采用性能优异的RS编码方法,提出一种高速可配置RS纠删解码器的超大规模集成电路(VLSI)架构,并详述可配置纠删BM模块的构成。该架构通过折叠技术,使解码器在保证高速的前提下降低硬件复杂度。通过0.18μm工艺和Design Complier工具综合测试结果表明,与同类解码器研究相比,该解码器在硬件复杂度吞吐率和可配置性方面,均具有较大优势。